Асинхронный rs триггер временная диаграмма

Асинхронный rs триггер временная диаграмма

RS-триггер — это триггер с раздельной установкой состояний логического нуля и единицы (с раздельным запуском). Он имеет два информационных входа S и R. По входу S триггер устанавливается в состояние Q=l (/Q=0), а по входу R — в состояние Q = О (/Q = 1).

Асинхронные RS-триггеры. Они являются наиболее простыми триггерами. В качестве самостоятельного устройства применяются редко, но являются основой для построения более сложных триггеров. В зависимости от логической структуры различают RS-триггеры с прямыми и инверсными входами. Их схемы и условные обозначения приведены на рис. 2.37. Триггеры такого типа построены на двух логических элементах: 2 ИЛИ-НЕ — триггер с прямыми входами (рис. 2.37, а), 2 И-НЕ — триггер с инверсными входами (рис. 2.37, б). Выход каждого из логических элементов подключен к одному из входов другого элемента, что обеспечивает триггеру два устойчивых состояния.

Рис. 2.37. Асинхронные RS-триггеры: а — RS-триггер на логических элементах ИЛИ-НЕ и условное обозначение; б — RS-триггер на логических элементах И-НЕ и условное обозначение.

Состояния триггеров под воздействием определенной комбинации входных сигналов приведены в таблицах функционирования (состояний) (табл. 2.18).

Таблица 2.18. Состояния триггеров.

Входы		Выходы
S	R	Логика И-НЕ		Логика ИЛИ-НЕ
		Qn+1	/Qn+1	Qn+1	/Qn+1
0	0	X		Qn	/Qn
1	0	0	1	1	0
0	1	1	0	0	1
1	1	Qn	/Qn	X

В таблицах Qn (/Qn) обозначены уровни, которые были на выходах триггера до подачи на его входы так называемых активных уровней. Активным называют логический уровень, действующий на входе логического элемента и однозначно определяющий логический уровень выходного сигнала (независимо от логических уровней, действующих на остальных входах). Для элементов ИЛИ-НЕ за активный уровень принимают высокий уровень — 1, а для элементов И-НЕ — низкий уровень — О. Уровни, подача которых на один из входов не приводит к изменению логического уровня на выходе элемента, называют пассивными. Уровни Qn+1(/Qn+1) обозначают логические уровни на выходах триггера после подачи информации на его входы. Для триггера с прямыми входами при подаче на вход комбинации сигналов S=1, R=0 на выходе получим Qn+1=1 (/Qn+1=0). Такой режим называют режимом записи логической единицы.

Если со входа S снять единичный сигнал, т. е. установить на входе S нулевой сигнал, то состояние триггера не изменится. Режим S=0, R=0 называют режимом хранения информации, так как информация на выходе остается неизменной.

При подаче входных сигналов S=0, R=1 произойдет переключение триггера, а на выходе будет Qт+1=0 (/Qn+1=1). Такой режим называют режимом записи логического нуля (режим сброса). При S=R=1 состояние триггера будет неопределенным, так как во время действия информационных сигналов логические уровни на выходах триггера одинаковы (Qn+1=/Qn+1=0), а после окончания их действия триггер может равновероятно принять любое из двух устойчивых состояний. Поэтому такая комбинация S=R=1 является запрещенной.

Для триггера с инверсными входами режим записи логической единицы реализуется при /S=0, /R=1, режим записи логического нуля — при /S=1, /R=0. При /S=/R=1 обеспечивается хранение информации. Комбинация входных сигналов /S = /R = 0 является запрещенной.

Микросхема ТР2 включает четыре асинхронных RS-триггера, причем два из них имеют по два входа установки /S. Управляющим сигналом является уровень логического нуля (низкий уровень), так как триггеры построены на логических элементах И-НЕ с обратными связями (т. е. входы инверсные статические). Установка триггера в состояние высокого или низкого уровня осуществляется кодом 01 или 10 на входах /S и /R со сменой кода информации. Если на входах /S1 = /S2 = /R = 0, то на выходе Q появится напряжение высокого уровня — 1. Однако это состояние не будет зафиксировано, «защелкнуто»; если входные уровни 0 убрать, на выходе Q появится неопределенное состояние. При подаче на входы /S1 = /S2 = R = 1 напряжение на выходе останется без изменения. Достаточно на одном из входов /S триггера установить низкий уровень напряжения — 0, а на входе /R высокий уровень напряжения — 1, и триггер установится в состояние высокого уровня Qn+1 = 1. Табл. 2.19 дает состояния одного из триггеров микросхемы TP2.

Таблица 2.19.
Состояния триггера ТР.

Входы				Выход
/S1	/S2	/S	/R	Qn+1
1	1	1	1	Qn
0	1	0	1	1
1	0
0	0
1	1	1	0	0
0	1	0	0	1*
1	0
0	0

Примечание: 1* — неустойчивое состояние, может не сохраняться после снятия «0» со входов /S и /R.

Временные диаграммы его работы, а также цоколевка представлены на рис. 2.38

Рис. 2.38. Условное обозначение, цоколевка и временные диаграммы работы микросхем типа ТР.

Основные параметры приведены в табл. 2.20б.

Синхронные RS-триггеры. Триггерные ячейки — это основа делителей частоты, счетчиков и регистров. В этих устройствах записанную ранее информацию по специальному сигналу, называемому тактовым, следует передать на выход и переписать в следующую ячейку. Для осуществления такого режима в RS-триггер необходимо ввести дополнительный вход С, который может быть статическим или динамическим, т. е. получим синхронный RS-триггер.

Схема синхронного RS-триггера на логических элементах И-НЕ со статическим управлением записью (вход С — статический) и его условное обозначение приведены на рис. 2.39, а.

Рис. 2.39. Синхронные RS-триггеры: а — синхронный RS-триггер на элементах И-НЕ и условное обозначение;
б — синхронный RS-триггер на элементах ИЛИ-НЕ и условное обозначение.

Элементы DD1.1 и DD1.2 образуют схему управления, а элементы DD1.3 и DD1.4 — асинхронный RS-триггер. Иногда такой триггер называют RST-триггером (если вход С считать тактовым входом Т).

Триггер имеет прямые статические входы, поэтому управляющим сигналом является уровень логической единицы.

Если на вход С подать сигнал логической единицы C=1, то работа триггера аналогична работе простейшего асинхронного RS-триггера. При C=0 входы S и R не оказывают влияние на состояние триггера. Комбинация сигналов S=R=C=1 является запрещенной. Табл. 2.21 отражает состояния такого триггера.

Синхронный RS-триггер, выполненный на элементах ИЛИ-НЕ, будет иметь инверсные статические входы (рис. 2.39,б). Его функционирование будет определяться таблицей состояний при /C=0 (табл. 2.22). Запрещенной комбинацией входных сигналов будет комбинация /S=/R=/C=0.

Таблица 2.21.
Состояния триггера

Входы			Выходы
S	R	C	Qn+1	/Qn+1
0	0	0	Qn	/Qn
1	0	1	1	0
0	1	1	0	1
1	1	1	X

Таблица 2.22.
Состояния триггера

Входы			Выходы
/S	/R	/C	Qn+1	/Qn+1
1	1	1	Qn	/Qn
0	1	1	1	0
1	0	1	0	1
0	0	0	X

Синхронный RS-триггер с динамическим управлением записью функционирует согласно сигналам, которые были на информационных входах S и R к моменту появления перепада на входе С. Схема такого триггера, его условное обозначение даны на рис. 2.40.

Рис. 2.40. Синхронный RS-триггер с динамическим управлением на логических элементах И-НЕ и условное обозначение.

Элементы DD1.1 . DD1.4 образуют схему управления, а DD1.5 и DD1.6 — асинхронный RS-триггер, выполняющий роль элемента памяти. У данного триггера входы /S и /R инверсные статические (управляющий сигнал — уровень логического нуля), вход С — прямой динамический. Новое состояние триггера устанавливается положительным перепадом напряжения (от уровня логического нуля до уровня логической единицы) на входе С в соответствии с сигналами на информационных входах /S и /R. Функционирование триггера при некоторых комбинациях входных сигналов можнопроследить с помощью таблицы состояний (табл. 2.23).

Таблица 2.23.

Входы			Внутренние выходы				Выходы
/S	/R	C	A1	A2	A3	A4	Q	/Q
1	1	X	0	1	1	0	0	1
0	1	X	1	1	1	0	0	1
0	1	_/	1	0	1	0	1	0
1	0	_/	1	0	1	1	1	0
1	0	X	0	1	1	1	1	0
1	0	_/	0	1	0	1	0	1

Синхронный двухступенчатый RS-триггер (master-slave, что переводится «мастер-помощник») состоит из двух синхронных RS-триггеров и инвертора, рис. 2.41, а. Входы С обоих триггеров соединены между собой через инвертор DD1.1. Если C=1, то первый триггер функционирует согласно сигналам на его входах S и R. Второй триггер функционировать не-может, т. к, у него C=0. Если C=0, то первый триггер не функционирует, а для второго триггера C=1, и он изменяет свое состояние согласно сигналам на выходах первого триггера.

Рис. 2.41. Синхронный двухступенчатый RS-триггер: a — схема триггера на логических элементах И-НЕ;
б — условное обозначение и временные диаграммы тактового импульса.

На рис. 2.41, б показано, что двухступенчатым триггером управляет полный (фронтом и срезом) тактовый импульс С. Если каждый из триггеров имеет установку положительным перепадом, то входная RS-комбинация будет записана в первую ступень в момент прихода положительного перепада тактового импульса С. В этот момент во вторую ступень информация попасть не может. Когда придет отрицательный перепад тактового импульса С, на выходе инвертора DD1.1 он появится как положительный. Следовательно, положительный перепад импульса /С перепишет данные от выходов первого триггера в триггер второй ступени. Сигнал на выходе появится с задержкой, равной длительности тактового импульса.

Очень часто необходимо использовать триггер для деления частоты входной последовательности импульсов на два, т. е. производить переключение триггера в новое состояние каждым входным импульсом (фронтом или спадом). Такой триггер называют счетным, или T-триггером (от англ. Toggle). Он имеет один управляющий вход Т. В сериях выпускаемых микросхем T-триггеров нет. Но триггер такого типа может быть создан на базе синхронного RS-триггера с динамическим управлением, если прямой выход Q соединить с инверсным входом /S, а инверсный выход /Q соединить с инверсным входом /R. На вход синхронизации С подать входную последовательность импульсов (т. е. это будет T-вход). На рис. 2.42 показана схема такого триггера и временные диаграммы его работы.

Рис. 2.42. T-триггер, его обозначение и временные диаграммы.

Аналогичным образом Т-триггер может быть собран на синхронном двухступенчатом RS-триггере.

Асинхронный rs-триггер с инверсными входами

Синхронный триггер отличается наличием ещё одного входа — входа синхронизации (тактового входа) — C. Последовательность синхроимпульсов выглядит следующим образом: Структура синхронного одноступенчатого RS-триггера: α_S = S*C α_R = R*C Временная диаграмма:

Двухступенчатый синхронный rs-триггер

Двухступенчатый синхронный RS-триггер состоит из двух одноступенчатых синхронных RS-триггеров, объединённых по принципу «ведущий-ведомый». При подаче синхроимпульса C переключается первый триггер в соответствии с таблицей функционирования одноступенчатого синхронного RS-триггера. На вход C2 синхроимпульс C подаётся в инверсном виде и таким образом, пока на входе первого триггера синхроимпульс равен «1», на входе второго он равен «0». И второй триггер переключается после того как переключился первый, т. е. информация из первого триггера (первой ступени) переписывается во второй триггер (вторую ступень). Таким образом, первая ступень переключается всегда, пока C=1; вторая ступень переключается по заднему фронту сигнала C, переписывая информацию из первой ступени. Временная диаграмма: Временная диаграмма:

1. JK-триггер

J	K	Q t	Q t+1
1	0	—	1	независимо от Q t
0	1	—	0	независимо от Q t
0	0	—	Q t	(хранение)
1	1	Q t	Q t+1 = !Q t	изменение состояния на противоположное

α_S = J!Q α_R = KQ Временная диаграмма: Первая ступень такого триггера переключается по сигналам α_S и α_R. Вторая ступень переключается по заднему фронту синхроимпульса, переписывая информацию из первой ступени. Данный триггер обладает наивысшей помехозащищённостью, но при этом, если помеха приходит при C=1, она переходит на выход как первой, так и второй ступени. Для увеличения помехозащищённости лучше всего информацию на входах J и K менять в момент C=0. В этом случае можно сразу строить сигнал на выходе второй ступени. При смене сигналов на входах J и K при C=1 строим сначала первую, затем вторую ступени. Временная диаграмма:

1. T-триггер

Временная диаграмма:

1. Счётный триггер

1. D-триггер

D-триггер со статическим управлением Переключается при C=1. D-триггер с динамическим управлением Переключается по переднему фронту синхроимпульса Временная диаграмма

1. Последовательный регистр

Последовательный регистр построен на D-триггерах с динамическим управлением, соединённых последовательно, т. е. сначала переключается первый триггер, за ним переключается второй, третий и т. д. При этом сигнал подаётся на входы всех триггеров одновременно. При построении временной диаграммы рассмотрим и будем учитывать задержки переключения каждого из триггеров в отдельности. Каждый из триггеров последовательной цепочки сдвигает на один такт вправо входной импульс. Для построения этой схемы используются триггеры с большими задержками переключения.

Триггеры в интегральном исполнении

1. RS-триггеры

RS-триггеры обладают низкой помехозащищённостью, в результате этого они редко применяются при построении цифровых схем, но имеется небольшой набор микросхем, которые могут быть использованы при построении цифровых схем. Микросхема представляет собой четыре асинхронных RS-триггера. Микросхема имеет три состояния выхода: «0», «1», высокоимпедансное (высокое сопротивление на выходе) состояние. То есть выход при E=1 отключён от входа, при E=0 — отключён от входа (?).

1. JK-триггер

Входы J1, J2, J3 соединены между собой операцией умножения. Аналогично организовано для входа K. В микросхеме имеются входы S-инверсное и R-инверсное, которые обладают наивысшим приоритетом. S=0, R=1 – триггер переключается в единицу, независимо от информации на входах J и K. S=1, R=0 – триггер переключается в ноль, независимо от J и K. S=1, R=1 – триггер переключается по входам J и K.

1. D-триггеры

Микросхема ТМ5: . также объединены для C3 и C4. Микросхема ТМ2:

SH	RH	Q t+1
0	1	1
1	0	0
1	1	хранение (работа по входу D)

Микросхема состоит из двух динамических D-триггеров, абсолютно самостоятельных, т. е. могут использоваться либо один, либо два триггера одновременно, каждый из триггеров имеет асинхронные входы предустановки S-инверсное и R-инверсное.

Триггеры (RS, D, JK, T- типов): принцип работы, функциональная схема, временная диаграмма, параметры, примеры использования, микросхемное исполнение

Триггер — это запоминающее устройство, хранящее одно из двух состояний — либо 0 либо 1.

RS — триггер

Первым будет рассмотрен RS-триггер. Его условное обозначение приведено на рисунке 1.

Рис. 1. RS-триггер с прямыми информационными входами.

S (SET) — вход установки значения 1. R (RESET) — вход сброса (установки значения 0). Входы прямые — активны при подачи логической единицы, неактивны при подаче логического нуля.

Логика работы RS-триггера:

• S=0 R=0 — режим хранения информации (выходы не меняются, Q(t+1)=Q(t) )
• S=1 R=1 — режим записи единицы ( Q(t+1)=1 )
• S=0 R=1 — режим записи нуля ( Q(t+1)=0 )
• S=1 R=1 — запрещенная комбинация (оба входа активны). Значение Q зависит от реализации триггера (не определено в общем случае). Значение перехода из запрещенного состояния Q(t) в Q(t+1) тоже зависит от реализации.

RS — триггер с инверсными входами (рис. 2) работает аналогично, только входы становятся активны при подаче логического нуля, а неактивны при подаче единицы.

Рис. 2. RS-триггер с инверсными информационными входами.

Триггеры (RS, D, JK, T- типов): принцип работы, функциональная схема, временная диаграмма, параметры, примеры использования, микросхемное исполнение

Триггер — это запоминающее устройство, хранящее одно из двух состояний — либо 0 либо 1.

D-триггер

• если С=0, то Q(t+1)=Q(t) — режим хранения
• если С=1, то Q(t+1)=D

Т-триггер

Двухступенчатые триггеры

• 1-я ступень — ведущая (master).
• 2-я ступень — ведомая (slave).

Двухступенчатый синхронный RS-триггер

Двухступенчатый D-триггер

Двухступенчатый JK-триггер

• D1-D2 — схема управления первой ступенью;
• D3-D4 — элементы памяти первой ступени; (D1-D4 в сумме — синхронный RS-триггер)
• D5-D6 — схема управления второй ступенью;
• D7-D8 — элементы памяти второй ступени; (D5-D8 в сумме — синхронный RS-триггер)

Универсальные триггеры

Универсальный JK-триггер

Ступенчатый D-триггер

Рис. 8.2. Условное обозначение ступенчатого D-триггера.

При переключении C из «0» в «1» на D3 происходит то же изменение, что и на D2 — переход из 1 в 0. Тогда T3 находится в режиме записи логической единицы:

При C=1 значение на входе D поменяется: 1→0, выход D4 установится в значение логической «1», поэтому D1 станет равным 1 (его значение на выходе не меняется, на D2 — то же самое (только там — логический 0), поэтому значение на выходе D3 не меняется за счет D1 и D2).

При C=1 значение на входе D изменяется в порядке 1→0→1, значение D3 меняться не будет. Следовательно, при C=0 на выходе значение не будет меняться, при C=1 значение на выходе тоже не меняется. Таким образом, запись производится при переключении с 0 на 1 (по фронту).

• Первый триггер — для фиксации того, что хотим записать «0»;
• Второй триггер — для фиксации того, что хотим записать «1».

В итоге, при C:0→1 происходит запись, то есть переключение в другое состояние (или в запрещенное состояние).

Рис. 30. Условное обозначение ступенчатого D-триггера.

Рис. 31. Преобразование ступенчатого D-триггера в универсальный.

Рис. 32. Условное графическое обозначение универсального D-триггера.