Микросхема или на 2 входа

Микросхема или на 2 входа

Основные параметры микросхем типа ЛП приведены в табл. 2.10.

Логический элемент «исключающее ИЛИ» применяется как сумматор по модулю 2 или используется для задержки импульсов. Такой элемент включают как фазовый компаратор. С помощью элементов «исключающее ИЛИ» можно проектировать генераторы строго сфазированных многофазных последовательностей.

На практике наиболее часто используют двухвходовые элементы «исключающее ИЛИ» — это микросхемы ЛП5 и ЛП12, содержащие по четыре таких элемента, причем ЛП12 содержит элементы с открытым коллекторным выходом.

Условное обозначение и таблица состояний элемента «Исключающее ИЛИ»

Вход		Выход
A	B	Q
0	0	0
0	1	1
1	0	1
1	1	0

Выходной сигнал элемента соответствует логическому уравнению Q = А xor В = НЕ(В)A + НЕ(A)В где xor — обозначение суммирования по модулю 2. Нижняя и верхняя строки таблицы отображают эквивалентность входных уровней, т. е. А = В = О и А = В = 1. Когда А = В = О, выходной сигнал Q=0 (так называемый тривиальный нуль). Если А = B= 1, выходной сигнал Q=0.

Если к рассмотренному элементу «исключающее ИЛИ» добавить двухвходовый элемент И, являющийся формирователем единицы старшего разряда (генератором переноса, он образует выход С), то получится двухразрядный полусумматор (рис. 2.26).

Рис. 2.27. Схема полусумматора.

Так при А = В = 1 результат Q = 0 (младший разряд суммы), а C = 1 (старший разряд). В итоге на обоих выходах полусумматора появляется двухразрядное двоичное выходное число: A + B = 1 + 1 = 10, его десятичный эквивалент 1 + 1 = 2.

Рис. 2.27. Условное обозначение и цоколевка микросхем ЛП5 и ЛП12.

Иногда появляется необходимость получить элемент «исключающее ИЛИ» из отдельных стандартных логических элементов. На рис. 2.28 приведены схемы таких устройств без инверсии и с инверсией.

Рис. 2.28. Варианты схем «исключающее ИЛИ» из простейших логических элементов

Если необходим многовходовый элемент «исключающее ИЛИ», то его можно собрать по схемам, показанным на рис. 2.29.

Рис. 2.29. Многовходовые элементы «исключающее ИЛИ»

Микросхемы ЛП4, ЛП9 аналогичные микросхеме ЛН4, состоят из шести буферных элементов без инверсии с открытыми коллекторами (см. рис. 2.17). Кроме того, ЛП9 допускает подключение к источнику повышенного напряжения. Цоколевка микросхем аналогична цоколевке микросхемы ЛН4.

Микросхема ЛП7 представляет собой два логических элемента И-НЕ с общим входом разрешения /EI и двумя мощными транзисторами. Цоколевка микросхемы ЛП7 приведена на рис. 2.30.а.

Рис. 2.30.a. Условное обозначение и цоколевка микросхемы ЛП7

Цоколевка, условное обозначение ЛП1 на рис. 2.30,б, а состояния одного элемента из микросхемы ЛП1 — в табл. 2.13.

Рис. 2.30.a. Условное обозначение и цоколевка микросхемы ЛП1.
Нарисован один элемент ЛП1, цоколовека второго элемента приведена в скобках.

Таблица 2.13. Таблица состояний элемента микросхемы ЛП1

Входы		Выходы
I1(I5)	I2(I4)	Y1(Y2)	/Y1(/Y2)
0	0	Y	/Y
0	1	0	1
1	0	1	0
1	1	Y	/Y

Примечание: При подаче на оба входа синфазного сигнала происходит хранение информации.

Микросхемы ЛП8, ЛП10, ЛП11 представляют собой буферные элементы с тремя состояниями на выходе. ЛП8 содержит четыре буферных элемента с общим выводом /ЕIO для входа и выхода каждого из элементов. При подаче напряжения высокого уровня В на вход /ЕIO действие входа I инвертора запрещается, а выход переходит в состояние Z. Цоколевка микросхемы ЛП8, а также принципиальная схема одного канала приведены на рис. 2.31, управляющие сигналы для одного канала в табл. 2.14.

Рис. 2.30.a. Принципиальная схема элемента микросхемы ЛП8

Таблица 2.14. Условное обозначение, цоколевка и таблица состояний элемента микросхемы ЛП8

Входы		Выход
/EIO	I	Y
0	0	0
0	1	1
1	0	Z
1	1	Z

Микросхемы ЛП10 и ЛП11 содержат по шесть буферных элементов с тремя состояниями на выходе. Причем ЛП11 имеет раздельные входы разрешения /EO1 и /ЕО2. При подаче напряжения высокого уровня -В на вход /ЕО2 размыкаются выходы Y5 и Y6; при /EO1 -В соответственно YI. Y4. ЛП10 отличается от ЛН6 тем, что буферные элементы неинвертирующие, а логика управления И-НЕ для входов разрешения /EO1 и /ЕО2 у них одинакова. Цоколевки микросхем ЛП10 и ЛП11 приведены на рис. 2.32, а состояния элемента в табл. 2.15.

Рис. 2.32. Условные обозначения и цоколевки микросхем ЛП10 и ЛП11.

Таблица 2.15. Состояния элемента ЛП10.

Входы			Выход
/E01	/E02	I	Y
0	0	0	0
0	0	1	1
X	1	X	Z
1	X	X	Z

Микросхема ЛП3 представляет собой три логических элемента мажоритарной логики 2 из 3. При подаче на любые два входа из трех напряжения высокого уровня В на выходе ИС устанавливается напряжение низкого уровня — Н. Цоколевка микросхемы и условное графическое обозначение приведены на рис. 2.33. Для 1533ЛП3 цоколевка, структура микросхемы приведены на рис. 2.33.б, а состояния элементов приведены в табл. 2.16, 2.17 соответственно.

Рис. 2.33. Микросхема ЛП3: а — условное обозначение;
б — структура и цоколевка микросхемы 1533ЛП3.

Таблица 2.16. Состояния элемента ЛП3

Ai	Bi	Ci	Yi
0	0	0	1
1	0	0	1
0	1	0	1
0	0	1	1
1	1	0	0
1	0	1	0
0	1	1	0
1	1	1	0

Таблица 2.17. Состояния элемента 1533ЛП3

Входы				Выход
C0	1	2	3
0	0	0	0	0
0	1	1	1	1
0	0	0	1	0
0	1	1	0	1
0	0	1	0	0
0	1	0	1	1
0	1	0	0	0
0	0	1	1	1
1	X	X	1	1
1	X	X	0	0

SN74AHC1G86DBVR, микросхема искл. — ИЛИ 1 канал, 2 входа SOT-23-5

Указано наличие на складе. Цены указаны с учетом НДС. Приведенная информация носит справочный характер и не является публичной офертой в соответствии с п. 2 ст. 437 ГК РФ. При заказе через сайт счет на оплату выставляется в онлайн-режиме и товар резервируется на 3 рабочих дня.

Корзина ×

Товар добавлен в корзину!

Альтернативные предложения на SN74AHC1G86DBVR

Цена зависит от количества. Укажите требуемое количество и вам будут предложены лучшие цены и условия поставки.

Наименование	Цены, руб. с НДС	Условие поставки	Наличие	В корзину
SN74AHC1G86DBVR, микросхема искл. — ИЛИ 1 канал, 2 входа SOT-23-5 TI номенклатурный номер 2010064482	от 1000 — 3.01 от 700 — 3.83 от 400 — 4.65 от 100 — 5.47 от 1 — 9.00	со склада	843 шт.

Цены указаны с НДС, наличие указано на 05.04.2024 19:02

Внимание:

• +7(495) 97-000-99
• ®ПЛАТАН с 1991 г.
• www.platan.ru с 1997 г.

• Как купить
• Как сделать заказ
• Доставка заказа
• Способы оплаты
• Оплата картой
• Возврат и обмен товара

АЛУ на логических микросхемах

Всем привет! Продолжаю серию постов про мой компьютер на логических микросхемах. Единственный модуль процессора, оставшийся до сих пор без внимания, – это АЛУ , про него и пойдет сегодня речь.

Требования

АЛУ принимает на вход следующие сигналы:

• A, B – операнды, каждый по 8 бит.
• OP – код операции, 4 бита.
• C_in – старый сохраненный флаг переноса, 1 бит.
• Inv – флаг перемены операндов местами, 1 бит.
• OE – активация выходного буфера.

• R – результат, 8 бит.
• Z – флаг нуля, 1 бит.
• C – флаг переноса, 1 бит.
• S – флаг знака, 1 бит.
• O – флаг переполнения, 1 бит.

Никаких тактовых сигналов нет, то есть, АЛУ асинхронно: значения на выходе обновляются сразу, как только изменятся сигналы на входах.

Операции

Четыре бита кода операции дают 16 операций, куда влезает весь «джентельменский набор» арифметики и остается место еще для одной странной операции:

• MOV – копирование;
• ADC , ADD – сложение (с переносом и без);
• SBB , SUB – вычитание (с переносом и без);
• INC , DEC – инкремент и декремент;
• NEG – смена знака;
• NOT – инверсия бит;
• SHL , SHR , SAR – сдвиги на один бит;
• AND , OR , XOR – побитовые логические операции;
• EXP – сохраненный флаг переноса распространяется на все биты результата.

Первая версия

Когда я начал делать процессор, я хотел не тратить сильно много времени на АЛУ и скорее получить рабочий вариант, поэтому я сделал первую версию с помощью таблиц в ПЗУ. Простейший вариант мог бы быть таким:

Все входные сигналы подаются на вход ПЗУ, а с выхода снимаются выходные. Нужно всего лишь 2 22 = 4М слов по 12 бит. Такой микросхемы у меня не было, поэтому надо было что-то придумывать, и я придумал вот что:

Тут используется две микросхемы по 32к слов каждая. Левая отвечает за младшие 4 бита, а правая за старшие. Зеленая и красная линии передают информацию вверх или вниз. Передача вверх (зеленая линия) нужна, например, при сложении, чтобы передать перенос с бита 3 на бит 4, а вниз (красная), соответственно, при вычитании. Чтобы не возникало осцилляций (левая микросхема передала правой, правая левой и так по кругу), эти линии пущены через логическое И со старшим битом операции. Таким образом, операции, передающие информацию «вверх» (сложение, сдвиг влево), могут быть закодированы только кодами от 0 до 7, а передающие «вниз» (вычитание, сдвиг вправо) – от 8 до 15.

Вторая версия

Использовать ПЗУ – это читерство, поэтому надо было делать вторую версию полностью на логических микросхемах. Общая схема АЛУ такая:

Операнды A и B подаются на мультиплексор, который меняет их местами, если на входе Inv единица. В зависимости от кода операции один из блоков OP1-OPn активируется и подает значение на выходную шину, а остальные держат свои выходы в состоянии высокого сопротивления. В качестве выходного буфера каждого блока используется микросхема 74ACT244.

Реализация простых операций

Самая простая операция – EXP . Нужно всего лишь подать C_in на все входы соответствующего выходного буфера.

Сдвиги ( SHR , SAR , SHL ) тоже простые: на входы буферов подаются линии операнда со смешением на один бит в ту или другую сторону.

Для логической инверсии NOT можно использовать микросхему 74ACT240, которая аналогична 74ACT244, но имеет инвертирующие выходы.

Побитовые логические операции могут быть выполнены на паре микросхем 74AC08 для AND и 74AC32 для OR (плюс буфер 74ACT244, конечно же).

Сумматор

Осталось девять операций. Восемь из них могут быть выражены при помощи сложения или вычитания:

• ADD A, B = A + B
• ADC A, B = A + B + c
• SUB A, B = A — B
• SBB A, B = A — B — c
• INC A = A + 1
• DEC A = A — 1
• NEG A = 0 — A
• MOV A, B = B + 0

Чтобы реализовать их все, универсальный сумматор должен уметь:

• складывать и вычитать;
• добавлять бит переноса ко второму операнду;
• вместо любого из операндов подставлять ноль (нужно для NEG и MOV );
• подставлять единицу вместо второго операнда (для INC и DEC );
• менять порядок операндов.

Смена порядка операндов уже реализована входным мультиплексором.

Замена операнда на ноль тоже реализована входным мультиплексором: в микросхемах 74AC157, из которых он и состоит, есть вход E , при высоком уровне на котором на выходах микросхемы будут нули.

Чтобы заменить второй операнд на единицу, можно заменить его на ноль (это мы уже умеем), а на младший бит подать единицу. Это легко сделать, пропустив младший бит через логическое ИЛИ:

Осталось сделать сумматор, который может и складывать, и вычитать. Начнем с классической схемы полного сумматора:

Полный сумматор вычисляет сумму трёх бит A + B + c . Таблица истинности полного сумматора следующая:

A B c | R c_out 0 0 0 | 0 0 0 1 0 | 1 0 1 0 0 | 1 0 1 1 0 | 0 1 0 0 1 | 1 0 0 1 1 | 0 1 1 0 1 | 0 1 1 1 1 | 1 1

Теперь построим таблицу истинности для вычитания A — B — c и сравним:

A B c | R c_out 0 0 0 | 0 0 0 1 0 | 1 1 1 0 0 | 1 0 1 1 0 | 0 0 0 0 1 | 1 1 0 1 1 | 0 1 1 0 1 | 0 0 1 1 1 | 1 1

Таблицы отличаются столбцом c_out . Чтобы переделать сумматор в вычитатель, можно добавить в схему два инвертора:

Но нам нужно, чтобы можно было динамически превращать сумматор в вычитатель. Для этого инверторы надо сделать отключаемыми, а отключаемые инверторы – это XOR:

Теперь, если на входе sub ноль, на выходе схемы будет сумма, а если единица – то разность. Осталось заметить, что эта схема вычисляет еще и исключающее ИЛИ A и B – последнюю нереализованную операцию АЛУ:

Дальше объединяем получившиеся ячейки в цепочку, пустив c_out предыдущего бита на c следующего.

Итого на сумматор нужно 14 микросхем, не считая мультиплексора, буферов и того элемента ИЛИ, который подает единицу на младший бит второго операнда.

Флаги

Кроме результата арифметической операции, АЛУ должно выдавать еще и флаги, сообщающие о свойствах результата.

Флаг S (знак) – самый простой. Это просто старший бит результата.

Флаг Z (ноль) вычисляется как инверсное логическое ИЛИ всех битов результата.

Флаг C (перенос) – это выход c_out старшего разряда сумматора в случае сложения и вычитания или «лишний» бит операнда при сдвигах.

Флаг O (переполнение) – результат исключающего ИЛИ переносов с двух старших разрядов сумматора. Подробнее почитать про флаги переноса и переполнения можно здесь.

Результат

Плата получилась не очень. Иногда всё работало хорошо, а иногда возникали какие-то высокочастотные помехи на всех линиях, включая питание, что сбивало работу всего компьютера. Сейчас у меня две версии, почему возникали помехи:

• во-первых, я не поставил конденсаторы рядом с ножками питания каждой микросхемы, а просто разбросал несколько по плате;
• во-вторых, серия 74ACT склонна давать наводки из-за своих резких фронтов.

Следующие платы я делал с учетом этой мудрости (на красной плате модуля регистров справа видны конденсаторы у каждой микросхемы), а АЛУ я исправил буквально методом тыка. Я запускал тестовую программу, на которой гарантированно возникали помехи, и прикладывал палец в разные части платы АЛУ. Оказалось, что если держать палец на ножке 1 U36, помехи исчезают. Всем известно, что человек – это просто большой конденсатор, поэтому я припаял между этой ножкой и землёй конденсатор на 10 пФ, что устранило проблему.

• Схемотехника
• Производство и разработка электроники
• DIY или Сделай сам

Микросхема логики SN74HC32N / 4×2-OR

Товары из офиса нельзя заказать через интернет или забронировать. Можно только прийти, схватить и бежать. Доступное количество актуально на момент загрузки страницы.

Офис находится в 3 минутах ходьбы от м. Парк культуры по адресу: ул. Тимура Фрунзе, 8/5.

шт. Магазин-мастерская, м. Лиговский пр-т
Магазин-мастерская, м. Лиговский пр-т

Товары из магазина-мастерской нельзя заказать через интернет или забронировать. Можно только прийти, схватить и бежать. Доступное количество актуально на момент загрузки страницы.

Магазин-мастерская находится в трёх минутах пешком от метро Лиговский Проспект на территории пространства «Лофт Проект Этажи» по адресу Лиговский проспект 74Д.

Микросхема SN74HC32N пригодится для создания электронных часов, бытового таймера, кодового замка, переключателя ёлочных гирлянд и других электронных устройств.

Чип SN74HC32N входит в состав 74-й серии микросхем булевой логики, где входные и выходные данные представляются в виде напряжений высокого или низкого уровня. Высокий уровень называют логической единицей, она же «Истина», а низкий уровень — логический ноль или «Ложь».

В зависимости от маркировки микросхема нафарширована различными логическими элементами, которые вычисляют зависимость между входными и выходными сигналами.

Таблица истинности

Микросхема 74HC32 содержит 4 отдельных логических элемента «2-ИЛИ» (англ. 2-OR), которые электрически не связаны между собой. Рассмотрим один из них:

• 2: у логического элемента два входа.
• ИЛИ: в основе элемента — логическое сложение (дизъюнкция).

При логическом нуле на обоих входах A и B на выходе Y будет логический ноль. Во всех остальных случаях на выходе Y будет логическая единица.

Вход A	Вход B	Выход Y
0	0	0
0	1	1
1	0	1
1	1	1

Комплектация

1× Микросхема SN74HC32N

Характеристики

• Логический элемент: 2-OR / 2-ИЛИ (4 шт.)
• Напряжение питания: 2–6 В
• Максимальный выходной ток: 20 мА
• Логический уровень нуля: 0–1,35 В (при питании 5 В)
• Логический уровень единицы: 3,15–5 В (при питании 5 В)
• Корпус: DIP-14

Ресурсы